SOI 정제

SOI 웨이퍼는 상부층(디바이스층), 중간 매립 산화층(절연 SiO2층), 하부 기판(벌크 실리콘)의 총 3층으로 구성된 샌드위치 구조이다. SOI 웨이퍼는 SIMOX 방식과 웨이퍼 본딩 기술을 사용하여 생산되며, 이는 더 얇고 정밀한 소자 층, 균일한 두께 및 낮은 결함 밀도를 달성할 수 있습니다.


SOI 웨이퍼는 고속 및 저전력 장치에 좋은 솔루션을 제공하며 고전압 및 RF 장치에 대한 새로운 솔루션으로 널리 간주됩니다.



우리회사는 2″, 3″, 4″, 5″, 6″ 및 8″ 직경의 SOI 웨이퍼를 제공할 수 있습니다. 다양한 저항률 범위는 0.001~100,000 ohm-cm, 100nm(1000Å)~300um에서 선택 가능하며  MEMS, 전력 장치, 압력 센서 및 CMOS 집적 회로 제조등에 광범위하게 응용되고 있습니다.

 

  



Item             


Specification           

Basic 

Spec           

Wafer Size               

50/75/100/125/150/200mm±25um                

Flat/Notch            Flat or Notch                

Device 

Layer

             		Type

  N-Type/P-Type                

Dopant                       

 B/ P/ Sb / A                

Orientation           100/110/111                
Thickness           0.1~300um                
Resistivity        

0.001~100,000ohm-cm                

Particle            <30ea@0.3                

TTV          

<10um                

Surface           Polished                
BOX                Buried Oxygen Layer Thickness        

50nm(500Å)~15um                

Handle 

Layer            

Type

N-Type/P-Type                

Dopant                B/ P/ Sb / As                
Orientation             100/110/111                
Resistivity            0.001~100,000ohm-cm                
Thickness            >100um                
Surface            Polished